PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-042619

(43) Date of publication of application: 13.02.1992

(51)Int.CI.

HO3M 1/74

(21)Application number : 02-150621 (71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(72)Inventor: KOBAYASHI OSAMU (22)Date of filing: 08.06.1990


GOTO KUNIHIKO

SEKIDO YUJI

(54) D/A CONVERTER

(57)Abstract:

PURPOSE: To improve the differentiating linearity and to suppress the increase in a required area by constituting each current source transistor (TR) cell of plural TRs of the same size, and using only the required number of TRs among the plural TRs to attain high precision for the current source TR cells. CONSTITUTION: Current course TR cells T1 -T4 of plural sets are included in the D/A converter and a weighting circuit 10 is provided, in which the current outputted from an m-th (1≤ m≤n) TR cell among the n-set of the current source TR cells T1 - T4 is a multiple of 2m-1 with respect to the current outputted from a TR forming the least significant bit. Then each of the current source TR cells T1 - T4 consists of



2n-1 sets of TRs t1 of the same size, and 2m-1 of TRs are connected in series with the m-th TR cell. Thus, while the increase in the required area is suppressed, the differentiating linearity is improved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

の特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-42619

®Int. Cl. 5 H 03 M

識別記号

·庁内整理番号

@公開 平成4年(1992)2月13日

1/74

9065-5 J

審査請求 未請求 請求項の数 2 (全7頁)

会発明の名称 DAコンパータ

> 顧 平2-150621 创特

22出 願 平2(1990)6月8日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

⑦発 明 彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

明者 @発 声 治 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエル

エスアイ株式会社内

の出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

②出 顧 人 富士通ヴイエルエスア 愛知県春日井市高蔵寺町2丁目1844番2

イ株式会社

弁理士 石川

1. 発明の名称

D A コンパータ

2. 特許請求の範囲

1. n ビットのデジタル信号に対応する電流 催によってアナログ信号を出力するDAコンバー 夕であって、

n個の電流無トランジスタセル(T₁ ~T_n) を含み、技n個電流源トランジスタセル(T , ~ T。)のうち第m番目(1 ≤m≤n)のトランジ スタセル(T。)から出力される電流値が、最下 位ピットを形成するトランジスタから出力される 電流値に対して2g~1 倍で示される重み付け回路 を有し、

前記電統領トランジスタセル(Ti~T。)の それぞれは2 ⁿ⁻¹ 個の同一サイズのトランジスタ .(t₁ ~ t₂ t-1) で形成され、第m番目のトラ ンジスタセル (T。) には、 2 *-1 個のトランジ

スタ(Ti~tis-1)が直列に接続されて構成 されてなることを特徴とするDAコンパータ。

2. n ビットのディジタル信号に対応する電 流鎮によってアナログ信号を出力するDAコンパ ータにおいて、

前記 n ビットのうちの上位& ビットをセグメン ト回路で構成し、下位 n-4 ピットを重み付け回 路で構成し、前記セグメント回路および重み付け 回路の各電流域トランジスタセルのサイズを同一 としたことを特徴とするDAコンパータ。

3. 発明の詳細な説明

本発明は、DAコンパータ、特に、DAコンパ ータに使用される重み付け回路に関し、

必要な面積の増加を抑制しつつ、微分直線性を 肉上させることができるDAコンパータを提供す ることを目的とし、

nビットのデジタル信号に対応する電流値によ

ってアナログ信号を出力するDAコンパータであってアナログ信号を出力するDAコンパータであって、n個の電波源トランジスタセルのうち第四番では源下ランジスタセルのうち第四番では、カーには、2 m-1 個のトランジスタで形成される。

〔産業上の利用分野〕

本発明は、DAコンパータ、特に、DAコンパータに使用される重み付け回路に関するものである。

近年、テレビ、VTR等に使用される高速DAコンパータにおいて、多ピット化、高精度化が要求されている。

DAコンパータにおいては、重み付け回路が使

用されており、 設重み付け回路は、具なる電流値 の複数の電流源トランジスタセルを含む。そして、 多ピット化すると、 設電流源トランジスタセル間 の設差が大きくなり、 散分直線性が悪化する。

そこで、電流源トランジスタセルを高精度化することにより、電流源トランジスタセル間の誤差を減少させ、この結果、微分直線性を向上させることが望まれている。

〔従来の技術〕

第4回には、従来の重み付け回路が示されている。

第4図において、重み付け回路は、4ビットであり、4個の電流源トランジスタセル $T_1 \sim T_4$ を含む。ここで、セル $T_1 \sim T_4$ のサイズ $W_1 \sim W_4$ の比は、1:2:4:8であり、この結果、セル $T_1 \sim T_4$ からの電流値の比は、1:2:4:8である。

次に、第5図には、上述したような従来の重み 付け回路を使用したDAコンパータが示されてい

δ.

第 5 図において、 D A コンパータは、 8 ビットタイプであり、このため、 重み付け回路 1 0 は、 8 個の電流源トランジスタセル T 1 ~ T 2 を含む。ここで、セル T 1 ~ T 3 のサイズ W 1 ~ W 2 の比は、 1 : 2 : 4 : 8 : 1 6 : 3 2 : 6 4 : 1 2 8 であり、この結果、セル T 1 ~ T 3 からの電流値の比は、 1 : 2 : 4 : 8 : 1 6 : 3 2 : 6 4 : 1 2 8 である。 なお、 符号 1 2 は、 パイアス 回路を示し、符号 1 4 は、 負荷を示し、符号 V 4 は、電源電圧を示す。

また、 $(D_1 \ D_1)$ 、 $(D_2 \ D_2)$ 、 \sim 、 $(D_1 \ D_2)$ 、 \sim 、 $(D_2 \ D_2)$ が $(D_2 \$

電流値の和が負荷14に供給される。このように して、8ピットの入力デジタル信号がアナログ信 号に変換される。

(発明が解決しようとする課題)

上記のような重み付け回路において、高ピット化すると、電流源トランジスタセル間の誤差が大きくなり、数分直線性が悪化する。ここで、級分直線性とは、各ピットの平均電流に対する誤差をいう。

また、従来、第6図に示されるように、セグメント回路を使用したDAコンパータがある。

第 6 図において、 符号 1 6 は、セグメント回路 を示し、 8 ピットタイプの場合、セグメント回路 1 6 は、 2 5 5 (= 2 ⁸ - 1) 個の同一特性 (同 一の電流値を出力する) の電流 頭トランジスタ セル!₁、 1₂、 ~、 1₉₁、 1₉₉を含む。

また、 $(D_{01}, \overline{D_{01}})$ 、) $(D_{02}, \overline{D_{02}})$ 、~、 $(D_{FE}, \overline{D_{FE}})$ 、 $(D_{FF}, \overline{D_{FF}})$ は、トランジスタセル I_1 、 I_2 、~、 I_{FE} 、 I_{FF} に対応する入

カ端子を示す。例えば、8 ピットの入力デジタル信号のうち第 2 ピットが「H」レベルであり、他のピットが「L」レベルである場合には、デコードされた値が「2」であるので、2 個の入力端子 D () 、 D () が「H」レベルであり、他の入力端子 D () 、 D () が「H」レベルである。この結果、トランジスタセル I 1 、 I 1 からの電液値の和が負荷 1 4 に供給される。このようにして、8 ピットの入力デジタル信号がアナログでほ

上記のようなセグメント回路においては、同一の電流値を出力する複数の電流源トランジスタセルを使用しているので、高ピット化した場合であっても、トランジスタセル間の誤差が小さい。従って、微分直線性が向上し、高精度化が達成される。

しかしながら、セグメント回路においては、高ピット化に伴い、多数の電流源トランジスタセルが必要になり、例えば、8ピットの場合には、255(2⁸-1)個のトランジスタセルが必要

になる。この結果、セグメント回路の面積が大き くなるという問題がある。

以上のように、DAコンパータにおいて、重み付け回路を使用した場合には、高ピット化に伴い、数分直線性が悪化し、一方、セグメント回路を使用した場合には、高ピット化に伴い、該セグメント回路の面積が増加するという問題がある。

本発明の目的は、必要な面積の増加を抑制しつつ、最分直線性を向上させることができる D A コンパータを提供することにある。

[課題を解決するための手段]

第 1 図には、請求項 1 記載の発明に係る D A コンパータが示されている。第 1 図において、重み付け回路は、例えば、 4 ピットであり、 4 個の電流派トランジスタセルT $_1$ ~ $_1$ ~ $_2$ を含む。 各セルTは、 8 (= 2 $_1$ ~ $_1$ ~ $_2$ を備えている。 そして、 m 番目(1 ≤ m ≤ 4)のトランジスタセルT $_2$ は、 8 個のトランジスタ $_1$ ~ $_1$ ~ $_2$ の うち $_2$ 8 $_1$ ~ $_2$ 0 うち $_2$ 8 $_1$ ~ $_2$ 0 $_2$ 0 うち $_2$ 8 $_1$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_2$ 0 $_3$ 0 $_4$ 0 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 $_4$ 0 0

ンジスタのみを使用している。例えば、 3 番目の トランジスタセル T ₁ は、 4 (= 2 ³⁻¹) 個のト ランジスタ t ₁ ~ t ₄ のみを使用している。

なお、第1図において、使用されないトランジスタ t、すなわち、トランジスタセルT₁ のトランジスタセルT₂ のトランジスタセルT₃ のトランジスタセルT₃ のトランジスタ t₃ ~ t₈ は、他の用途のために、例えば、他の重み付け回路の電流源トランジスタセルのために、使用されてもよい。

また、請求項2に載の発明は、nビットのディジタル信号に対応する電流値によってアナログ信号を出力するDAコンパータにおいて、前記nビットのうちの上位&ビットをセグメント回路で構成し、下位nー&ビットを重み付け回路の各電流前にセグメント回路および重み付け回路の各電流派トランジスタセルのサイズを同一としたものである。

(作用)

第1 図において、静水項1 記載の発明によれば、電流源トランジスタセルTi~T(は、それぞれ、同一サイズのトランジスタ t を 1 個、 2 細、 4 個、 8 個含むので、該トランジスタセルTi~T(からの電流値の比は、1:2:4:8 である。そして、トランジスタセルTi~T(間の誤差は小さくなり、微分値線性が向上する。

また、請求項 2 記載の発明によれば、重み付け 回路または重み付け回路とセグメント回路を併用 することによって、セグメント回路のみを使用す る場合と比較して、必要な面積の増加が抑制され

(実施例)

第2図には、本発明の第1実施例による重み付け回路を使用したDAコンパータが示されている。 第2図において、DAコンパータは、3ピット タイプであり、このため、重み付け回路10は、

そして、トランジスタ $\mathbf{t}_1 \sim \mathbf{t}_4$ は、同一サイズであるので、トランジスタセル \mathbf{T}_1 、 \mathbf{T}_2 、 \mathbf{T}_3 間の誤差が小さく、教分直報性が向上している。

なお、 (D₀、 D₀)、 (D₁、 D₁)、 (D₁、 D₁)、 (D₁、 D₁) は、 3 ピットの入力デジタル信号の各入力端子を示し、例えば、 デジタル信号のうち第 1 ピット、 第 2 ピットが「H」レベルであり、 第 3 ピットが「L」レベルである場合には、入力

超子 D₀、 D₁ が「H」 レベルであり、入力端子 D₂ が「H」 レベルであるので、電流源トランジスタセルT₁ 、 T₂ からの電流値の和が負荷 1 4 に供給される。このようにして、 3 ビットの入力デジタル信号がアナログ信号に変換される。

また、パイアス回路12とのカレントミラーの 特度を向上させるために、パイアス回路12内 のトランジスタセルT₁ を前記トランジスタセル T₁、T₂、T₃ と同様に(国一サイズの複数の トランジスタで)構成してもよい。

また、入力増子 D_0 、 D_0 、 D_1 、 D_1 、 D_1 、 D_2 に接続されたトランジスタセル T_4 ~ T_9 は、実施例では単独で示されているが、トランジスタセル T_4 、 T_6 、 T_8 、 D_8 、 D_8 、 D_1 、 D_1 、 D_1 、 D_2 、 D_3 、 D_4 、 D_1 、 D_1 、 D_1 、 D_2 、 D_3 に接続されたトランジスタセル D_4 、 D_1 、 D_1 、 D_1 、 D_2 、 D_3 に D_4 に D_1 、 D_1 、 D_1 、 D_1 、 D_2 に D_3 に D_4 に D_4 に D_5 に D_5

次に、第3図には、本発明の第2実施例による 重み付け回路を使用したDAコンパータが示され ている。

第3回において、DAコンパータは6ビットタイプであり、重み付け回路10及びセグメント回路16を含む。ここで、重み付け回路10は、6ビットのうち下位2ビットを担当し、セグメント回路16は、6ビットのうち上位4ビットを担当する。

貫み付け回路10は、2個の電流源トランジスタセルTi、Tiを含み、各セルTは、4個のいるのでは、1個のいるのでは、1個のいるのでは、1個のいるのでは、1個のいるのでは、1個のトランジスタセ(を受用し、他のトランジスタセ(ないない。またのみを使用し、他のトランジタセ)、セルTiは、下位2ピットのうち第2ピットを担当する。

セグメント回路16は、4ピットであるので、 15(= 2 ⁴ - 1)個の同一特性(同一の電流値 を出力する)の電流源トランジスタセルⅠ₁ 、 $\mathbb{L}_1 \sim \mathbb{L}_{14}$ 、 \mathbb{L}_{15} を含む。各電液源トランジスタセル \mathbb{L}_1 は、 4 個の同一サイズのトランジスタ \mathbb{L}_1 ~ \mathbb{L}_4 を使用している。

そして、セグメント回路 1 6 内の電流 顔トランジスタセル I のトランジスタ t i ~ t i は、 塩み付け回路 1 0 内の電流 顔トランジスタセル T のトランジスタ t i ~ t i と同一サイズであるので、上位 4 ピットと下位 2 ピットとの間の 誤差が小さくなり、 微分直線性が向上する。

なお、第1 実施例と同様に、パイアス回路 1 2 内のトランジスタセルT b をトランジスタセル T 1 、T 2 、トランジスタセル「と同様に(同一 サイズの複数のトランジスタで)構成してもよい。

また、第2 実施例においては、セグメント回路 16 が上位 4 ピットを担当し、重み付け回路 10 が下位 2 ピットを担当しており、セグメント回路 16 の担当するピット数が少ない(4 ピット)の で、セグメント回路 16 内の電流級トランジスタ セル 1 の 個数は少ない。それゆえ、セグメント回 路 1 6 に必要な面積が大幅に増加することがない。 また、第 3 図の第 2 実施例を一般的な形式で述 べると、次のようになる。

nビットのDAコンパータにおいて、nビットを上位&ビット、下位n-&ビットに分割する。

下位 n - & ビットは、重み付け方式により処理され、上位 & ビットは、セグメント方式の重み付けた式においては、で位 n - & ビットの重み付け方式においては、 n - & 包の電流が使用され、1番目の電流源は、2 i-1 (1 ≤ i ≤ n - &)の i 番目の電流源は、2 i-1 (1 ≤ i を n - & ビットの i 番目のピットが「H」レベルであるか「L」レベルであるかにより、i 番目の電流がからにより、i 番目の電流がからではがいたより、i 番目の電流がからではがいたより、i 番目の電流がからではがいたより、i 番目の電流がからの電流が出力される。そして、全による出力とされる。

上位 & ビットのセグメント方式においては、2 ^{n-l} の電流値を有する同一の電流 課を 2 ^l - 1 個使用する。上位 & ビットは、デコードされ、 蚊上位 & ビットが示す 個数だけ 電流 額から電流が出

力される。そして、出力された電流値の和が、セ グメント方式による出力とされる。

以上のようにして、重み付け方式による下位 n ー 8 ピットの出力とセグメント方式による上位 8 ピットの出力との和が、D A コンパータの出力とされる。

なお、重み付け方式における電流原及びセグメント方式による電流原は、2 a-g 個の同一サイズのトランジスタから構成されていてもよの電流原は、2 a-g 個の同一サイズのトランジスタのうち 2 i-1 (1 ≤ i ≤ n - g) 個のトランジスタのうち 2 i-1 (1 ≤ i ≤ n - g) 個のトランジスタの使用している。また、セグメント方式におけるタを変滅は、2 a-g 個の同一サイズのトランジスタを全て使用している。

(発明の効果)

以上説明したように、請求項 1 記載の発明によれば、各電流源トランジスタセルを同一サイズの 複数のトランジスタから構成し、複数のトランジ

スタのうち必要な個数のトランジスタを使用しているので、電流源トランジスタセルを高精度化することができる。 従って、電流源トランジスタセル間の誤差が小さくなり、微分直線性が向上する。 また、請求項 2 記載の発明によれば、重み付け 回路とセグメント回路を併用しているのでセグメ

回路とセグメント回路を併用しているのでセグメント回路のみを使用する場合と比較して、必要な面積の増加が抑制される。

4. 図面の簡単な説明

第1図は、本発明の原理による重み付け回路の 回路図、

第2回は、本発明の第1実施例による重み付け 回路を使用したDAコンパータの回路図、

第3図は、本発明の第2実施例による重み付け 回路を使用したDAコンパータの回路図、

第4回は、従来の重み付け回路の回路図、

第5回は、従来の重み付け回路を使用したDAコンパータの回路図、

第6回は、セグメント回路を使用したDAコン

バータの回路図である。

10… 重み付け回路

12…バイアス回路

1 4 … 負荷


16…セグメント回路

Ti~Ti… 電流 顔トランジスタセル

t, ~tg …同一サイズのトランジスタ


I」~ I 15… 電流源トランジスタセル


出顧人代理人 石 川 泰 男



本発明の原理に上極か付け回路の回路図


第1図






本発明の第2 実施例により重新付け回路を使用LftDAコッパータの回路図

第 3 図




第 4 図

世来の重み付け回路の回路図



征采A重进行时回路を使用Ut DAJWI-9の回路回

第5図.



ヒクメント回路を使用した DAコンバータの回路図

姓 6 図

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第3区分 【発行日】平成10年(1998)9月25日

【公開番号】特開平4-42619 【公開日】平成4年(1992)2月13日 "【年通号数】公開特許公報4一427 【出願番号】特願平2-150621 【国際特許分類第6版】

H03M 1/74

[FI]

H03M 1/74

手続補作

特許庁長官 荒井 安先 殿

1 事件の表示

平成2年 特許顧 第150621号

2 相正をする者

事件との関係 特許出国人

住 所 神奈川県川崎市中原区上小田中4丁目1番1号 (平成8年4月1日住所委更携(一括))

名 称 (522) 富士盈株式会社 代友者 選荐 鏡

住 所 爱知界春日升市高肃寺町二丁目1844番2

名 称 富士通ヴィエルエスアイ株式会社 代表者 羽仁 利幸

3 代理人 (原便香号 101)

住 所 東京都路区芝二丁目17番11号 パーク芝ピル4階 【電話(08)5443-8451代表)

4 袖正の対象

明知書の「特許遺求の範囲」及び「発明の詳和な説明」の各様

6 補正の内容

- (1) 特許請求の範囲を、別紙のように結正する。
- (2)明細書、第3頁第3行目の『n値電流製』という記載を、「n個の電流製 」と補正する。
- (3) 岡書、第3頁第10行目の「直列に」という記載を、「並列に」と補正す

K F

PIÆ

特許確求の範囲

1. n ピットのデ \underline{A} ジタル信号に対応する電波値によってアナログ信号を出 カするD \underline{A} コンパータであって、

n 図の電流源トランジスタセル($T_1 \sim T_n$)を含み、痰n 圏の電流源トランジスタセル($T_1 \sim T_n$)のうち第四番目($1 \leq m \leq n$)のトランジスタセル(T_n)から出力される電流値が、最下位ピットを形成するトランジスタから出力される電流値に対して 2^{m-1} 台で示される重み付け四路を有し、

* 前記電流載トランジスタセル($T_1 \sim T_s$)のそれぞれは 2^{n-1} 個の同一サイズのトランジスタ($t_1 \sim t_1^{n-1}$)で移成され、第四番目のトランジスタセル(T_s)には、 2^{n-1} 個のトランジスタ($t_1 \sim t_1^{n-1}$)が並列に接続されて得成されてなることを特徴とするDAコンパータ。

2. nピットのディジタル信号に対応する電弦器によってアナログ信号を出 カするDAコンパータにおいて、

的配れビットのうちの上位!ビットをセグメント回路で縁成し、下位n--ビットを重み付け回路で構成し、貧配セグメント回路および重み付け回路の各電池 駆トランジスタセルのサイズをローとしたことを特徴とするDAコンパータ。